时间：2023-03-08 01:45作者：雅博体育官网
概要：设计了一套快速反应嵌入式智能安防监控系统，构建对运动目标的追踪、定位,较慢捕捉人脸图像。利用模式识别与图像处理技术对人脸特征展开分析，萃取其特征量并与人脸库中的特征量展开给定，辨别否为非法人员，若是则启动报警程序。随着人们生活水平的提升以及安全性防止意识的强化，视频监控系统获得了广泛应用。
目前的监控多以PC机居多，不能起着非常简单的视频记录功能，同时必须配有专人监控屏幕。对于一些较少有人进出的最重要场所，通过人工方式对屏幕监控是一件困难的事情，而且PC机还必须配有大容量的硬盘来留存所有视频图像，硬盘使用量很大。针对这种情况，本文设计了一个无人值班的监控系统。
系统在无人转入监控范围时不留存视频图像，当有人转入监控范围时才启动视频记录程序，同时自动较慢捕捉人脸，利用模式识别与图像处理技术对人脸特征展开分析，萃取其特征量并与人脸库中的特征量展开给定，辨别否为非法人员，如果是则展开报警，并通过网络警告远程监控中心留意监控。对于平时很少有人经常出现的场合，利用该监控系统可以增加数据容量，增加监控人员，而且会担忧错失监控对象。本系统是在原先一代产品的基础上对硬件电路设计及软件算法上展开了改良。
实践证明系统的反应速度、辨识处理速度等都有了较小提升。1系统阐述摄像机在主控系统的掌控下工作，在没移动目标转入的情况下，摄像机的数据不存储。
当摄制到有人转入后，主控系统立刻掌控摄像机对非法转入登录区域的人体展开追踪，并在追踪过程当中对人脸定位并较慢精确地提供其面部图像，同时启动视频功能；然后通过一系列的数字图像处理方法对面部图像展开分析、处置，确认否为非法侵略，如果是则启动报警系统。利用多个这样的子系统可构成一个监控网络，各个子系统通过网络与监控中心相连。
因各个子系统具备智能监控功能，所以监控中心只配有一个值班人员才可监控20个以上的监控点，大大减少了人员的用于。2系统硬件构成 由于该系统处置的数据量较小，且拒绝实时性强劲，故使用DSP和FPGA结合的方法，再加图像数据采集芯片以及存储芯片，包含核心图像处理单元。同时配有有本地报警模块、网络传输等，从而包含了一个原始的监控系统。
系统构成框图如图1右图。与原先系统比起，本系统不作了如下改良：把原本只作为数据缓冲器处置的FPGA设计居多触芯片，控制数据的输出调理和输入报警，而把DSP解放出来，专门用于图像处理及传输。这样可以提升数据的处理速度，从而提升系统的反应速度。
2.1系统主要芯片的搭配 (1)图像收集芯片使用TVP5150。TVP5150是不具备超强低功耗、反对NTSC／PAL／SECAM等格式的高性能视频解码器。在长时间工作时，它的功耗仅有115mW，通过设置内部寄存器，可以将仿真图像信号切换为YUV4:2:2格式的ITU-RBT.656数字信号，并必要送往DM642展开处置。
(2)为获取系统的快速反应能力，图像处理芯片的自由选择最为关键，综合各方面的因素，DSP搭配TI公司专用多媒体芯片TMS320DM642(全称DM642)。DM642基于C64x内核，可在720MHz时钟频率下工作，每个指令周期可分段8条32bit指令，能超过5760MIPS的峰值计算速度[6]。DM642使用了2级内存结构(L1和L2)，大大提高了程序的运营速度。
片内64bit的EMIF(ExternalMemoryInterface)模块可以与SDRAM、Flash等存储器展开无缝连接，很大地方之后了大量数据的暂存。此外，DM642还享有3个专用的视频端口(VP0～VP2)，用作接管、处置视频和音频数据，系统功能拓展十分便利。此外，DM642自带的EMAC口以及从EMTF口拓展出来的ATA口，还为处置已完成后产生的海量数据获取了存储地下通道[5]。
DM642必须另加SDRAM（4M64bit），用作存放程序和内存数字视频，以及FLASH（4M8bit），用作存放在烧结程序，以便展开ROM引领。 (3)FPGA负责管理构建系统的逻辑、输入掌控以及内部内存的时序掌控。为构建图像的动态收集和处置，必须视频收集和图像处理分段工作。
收集到的图像数据送往DSP前的内存模块设计是关键，设计的好坏直接影响到系统的反应速度。要提升数据内存加载速度，可利用FPGA内部资源建构高速双口RAM作为内部内存，使数据帧处置交错展开，从而构建数据采集与处置同时展开，其内部结构如图2的虚线框内右图。
收集到的数字视频信号再行经过滤波处置，之后送到逻辑单元A，A负责管理产生时钟及数据逻辑掌控。输出的视频数据信号在A的掌控下，转入到缓冲器寄存器B和C，在掌控单元D的掌控下，送往双口RAM。为了构建动态图像收集和处置，使得FPGA对图像数据的缓冲器和DSP对图像数据的加载同步进行，将RAM分为大于的2块，即RAM1和RAM2。在系统工作的过程中，一块用作缓冲器图像数据，FPGA分类缓冲器后的图像信号载入该存储区；另一块则由DSP用作对图像数据的加载，DSP可以必要对这个存储区的数据展开运算。
该内存结构的另一特点是FPGA和DSP对双口RAM的传输速率是往返转换的。因为DSP加载RAM的速度小于FPGA写出RAM的速度，所以转换信号仅有由FPGA收到。当FPGA分类缓冲器数据写满RAM1时，FPGA向DSP收到一个中断信号，此时DSP加载RAM1中的数据，同时FPGA的缓冲器数据载入RAM2。
当RAM2中数据写出剩时，FPGA再行向DSP收到中断信号，DSP加载RAM2中的数据，同时FPGA的缓冲器数据RAM1。如此交错构建图像数据读取同时展开，从而提升了数据处理的速度。
FPGA的自由选择更为关键，内部RAM的资源要求系统的反应速度。在原先一代系统中搭配的FPGA资源较较少，足以存储一帧图像，因此数据的读取不能分块展开，必须掌控逻辑更为简单，同时也减少了整个系统的速度。
对于一帧720576的图像，共计414720像素，每个像素8bit，即共计414KB的数据。
本文来源：雅博体育-www.kmhykj.com
